Doublement du cache m\u00e9moire, augmentation du niveau de pipeline et nouvelles instructions multim\u00e9dias constituent les principales \u00e9volutions de cette nouvelle puce, grav\u00e9e en 90 nm et propos\u00e9e \u00e0 des prix tr\u00e8s comp\u00e9titifs.<\/p>\n
Intel annonce la sortie, lundi 2 f\u00e9vrier 2004, de six nouveaux processeurs dont quatre de sa nouvelle gamme \u00ab\u00a0Prescott\u00a0\u00bb. Ce nom de code d\u00e9signe les nouveaux Pentium 4 grav\u00e9s en 90 nanom\u00e8tres (90 nm ou 0,09 micron) \u00e0 comparer aux 130 nm des pr\u00e9c\u00e9dents mod\u00e8les. Selon Bernadette Andrietti, directrice g\u00e9n\u00e9ral d’Intel France \u00ab\u00a0le passage en 90 nanom\u00e8tres n’est pas une r\u00e9volution mais une \u00e9volution\u00a0\u00bb. Une \u00e9volution qui, conform\u00e9ment \u00e0 la loi de Moore, permet avant tout de multiplier le nombre de transistors par plus de deux. Le Prescott, ou P4E pour \u00ab\u00a0Evolution\u00a0\u00bb, comporte 125 millions de transistors contre 55 millions pour le P4 \u00ab\u00a0Northwood\u00a0\u00bb. La v\u00e9ritable r\u00e9volution arrivera probablement avec la gravure en 65 nm, pr\u00e9vue pour 2005, et l’\u00e9ventuel passage \u00e0 l’architecture 64 bits \u00e9voqu\u00e9 r\u00e9cemment par Paul Otellini, directeur des op\u00e9rations chez Intel. <\/p>\n
L’essentiel de ces nouveaux transistors est d\u00e9di\u00e9 \u00e0 la m\u00e9moire cache de niveau 2 (L2) qui passe de 512 Ko \u00e0 1 Mo. L’architecture en elle-m\u00eame n’a pas \u00e9t\u00e9 fonci\u00e8rement remani\u00e9e mais b\u00e9n\u00e9ficie d’une nouvelle s\u00e9rie d’instructions multim\u00e9dias – intitul\u00e9es SSE3 – visant notamment \u00e0 optimiser les rendus 3D. Encore faut-il que les applications int\u00e8grent ces instructions pour en tirer parti. Notons par ailleurs une augmentation de la taille du pipeline qui passe de 20 \u00e0 30 niveaux. Ce pipeline – qui d\u00e9compose une instruction en unit\u00e9s d’ex\u00e9cution sp\u00e9cialis\u00e9es afin de pouvoir traiter plusieurs instructions \u00e0 la suite – permettra au processeur de monter en fr\u00e9quence. Avec ses 20 niveaux de pipeline, le P4 actuel semble arriver au bout de ses capacit\u00e9s. <\/p>\n
FSB \u00e0 800 MHz et HyperThreading <\/p>\n
Cadenc\u00e9s \u00e0 3,4, 3,2, 3 et 2,8 GHz, les quatre mod\u00e8les de P4E b\u00e9n\u00e9ficient d’un bus frontal (FSB) \u00e0 800 MHz (4 x 200 MHz) et de l’HyperThreading, la technologie qui permet le traitement parall\u00e8le de deux t\u00e2ches (un antivirus ou t\u00e9l\u00e9chargement et une application bureautique ou jeu vid\u00e9o, par exemple). Intel va d’ailleurs g\u00e9n\u00e9raliser l’HyperThreading \u00e0 tous ses futurs processeurs de bureau. Ils sont respectivement propos\u00e9s (par lots de mille) \u00e0 417, 278, 218 et 178 dollars. Des prix serr\u00e9s qui visent notamment \u00e0 contrer le concurrent direct, l’Athlon 64, dont AMD propose le mod\u00e8le 3400+ \u00e0… 417 dollars. Pour m\u00e9moire, le P4 \u00e0 3,2 GHz \u00e9tait propos\u00e9 \u00e0 637 dollars \u00e0 sa sortie au cours de l’\u00e9t\u00e9 2003. <\/p>\n
Intel profite par ailleurs du lancement de ces nouvelles puces pour enrichir sa gamme de P4 grav\u00e9s en 130 nm avec un Northwood \u00e0 3,4 GHz (qui pourrait \u00eatre le dernier du genre) ainsi qu’une version Extreme Edition \u00e9galement \u00e0 3,4 GHz. Rappelons que, dot\u00e9 de 2 Mo de cache L3, ce dernier vise les joueurs de haut niveau et les utilisateurs exigeants. Ces deux mod\u00e8les sont respectivement propos\u00e9s \u00e0 417 et 999 dollars. <\/p>\n
Une puce en avance sur son temps <\/p>\n
Faut-il s’empresser de passer au Prescott ? Si Intel met en avant une am\u00e9lioration des performances de 20 % en moyenne par rapport au Northwood sur la base de tests processeurs, il n’est pas certain que les plates-formes actuelles en tirent pleinement parti. Le fondeur ne s’en cache pas : le P4E est con\u00e7u pour monter en fr\u00e9quence et devrait fournir le meilleur de lui-m\u00eame \u00e0 partir de 4 GHz. Pour la simple raison que l’augmentation du niveau de pipeline risque, avec les applications non optimis\u00e9es pour les instructions SSE3, de grever quelque peu les performances de la puce. Surtout, le P4E devrait changer de socket dans le courant de l’ann\u00e9e afin de garantir la stabilit\u00e9 dans la mont\u00e9e en fr\u00e9quence. Si les P4E \u00e0 3,4 GHz (et inf\u00e9rieurs) sont bien compatibles avec les cartes m\u00e8res actuelles (chipset 875P et 865), le changement de socket interdira toute \u00e9volution possible du mat\u00e9riel au niveau processeur. Intel ambitionne pourtant d’\u00e9quiper 50 % des machines \u00ab\u00a0performantes\u00a0\u00bb en P4E d’ici la fin du premier semestre 2004.<\/p>\n
[source – vnunet.fr] Christophe Lagane<\/p>\n","protected":false},"excerpt":{"rendered":"
Doublement du cache m\u00e9moire, augmentation du niveau de pipeline et nouvelles instructions multim\u00e9dias constituent les principales \u00e9volutions de cette nouvelle puce, grav\u00e9e en 90 nm et propos\u00e9e \u00e0 des prix tr\u00e8s comp\u00e9titifs.<\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_citadela_custom_class":"","footnotes":""},"categories":[14],"tags":[],"class_list":["post-2982","post","type-post","status-publish","format-standard","hentry","category-matos"],"_links":{"self":[{"href":"https:\/\/destinationcyber.com\/index.php?rest_route=\/wp\/v2\/posts\/2982","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/destinationcyber.com\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/destinationcyber.com\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/destinationcyber.com\/index.php?rest_route=\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/destinationcyber.com\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=2982"}],"version-history":[{"count":0,"href":"https:\/\/destinationcyber.com\/index.php?rest_route=\/wp\/v2\/posts\/2982\/revisions"}],"wp:attachment":[{"href":"https:\/\/destinationcyber.com\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=2982"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/destinationcyber.com\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=2982"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/destinationcyber.com\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=2982"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}